Hace unos dias comenzó una batalla por el mercado de los micros x86 sin precedentes con el lanzamiento de los Conroe de Intel. El contraataque de AMD ha sido una bajada brutal de los precios que se hará efectiva en los proximos dias. Debido a esto he creido que sería interesante darle un repaso a la historia de los procesadores de esta empresa.



8086

Fecha de presentación: 1981
Velocidad de reloj: 8 MHz
Ancho de bus de datos: 16 bits
Ancho de bus de direcciones: 20 bits
Número de transistores: 29.000
Nivel de integración: 3 micras
Memoria direccionable: 128 Kbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip



Am286

Fecha de presentación: 2-1982
Velocidad de reloj: 8-16 MHz
Ancho de bus de datos: 16 bits
Ancho de bus de direcciones: 24 bits
Número de transistores: 134.000
Nivel de integración: 1.5 micras
Memoria direccionable: 2 Mbytes
Tecnología: CMOS
Debate: Me ha parecido muy curioso la inclusión de la marca Intel en la serigrafía. ¿Eran estos micros los Intel 286 "falsos" de la época o no es mas que una obligación por parte de AMD por usar la arquitectura x86 que creo Intel? A pesar estar más o menos claro que se trata de una cuestión de Copyright, no acabo de entender por qué es la única generación que tiene serigrafiado el nombre de su actual mayor competidor (ni las anteriores ni posteriores lo tienen, aunque usan la misma arquitectura).



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del micro



Am386

Fecha de presentación: 1991
Velocidad de reloj: 25-40 MHz
Ancho de bus de direcciones: 32 bits
Ancho de bus de datos: 32 bits
Número de transistores: 275.000
Nivel de integración: 1.5 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip



Am486

Fecha de presentación: 4-1993
Velocidad de reloj: 40-120 MHz
Ancho de bus: 32 bits
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip



NexGen Nx586

Fecha de presentación: 11-1995
Velocidad de reloj: 93-133 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.35 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Nota: NexGen fue comprada por AMD en 1996, por lo que en el momento del lanzamiento de este micro todavía no era parte de la empresa. Para la inclusión de este micro en la lista he tenido en cuenta que AMD se basó en la arquitectura de este micro para el desarrollo de los K6, arquitectura sin la cual AMD nunca hubiera sido capaz de competir con Intel.



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

__________________________________________________ ____________


K5

SSA/5

Fecha de presentación: 27-3-1996
Velocidad de reloj: 75-100 MHz
Ancho de bus: 32 bits
Número de transistores: 4.300.000
Nivel de integración: 0.5 y 0.35 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



5k86

Fecha de presentación: 7-10-1996
Velocidad de reloj: 90 (PR120) - 133 (PR200) MHz
Ancho de bus: 32 bits
Número de transistores: 4.300.000
Nivel de integración: 0.35 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

K6

K6

Fecha de presentación: 2-4-1997
Velocidad de reloj: 166-233 MHz
Ancho de bus: 32 bits
Número de transistores: 8.800.000
Nivel de integración: 0.35 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 72 con enteros y 29 en coma flotante a 233 MHz (abril 1997)



Little Foot

Fecha de presentación: 6-1-1998
Velocidad de reloj: 200-300 MHz
Ancho de bus: 32 bits
Número de transistores: 8.800.000
Nivel de integración: 0.25 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 86 con enteros y 37 en coma flotante a 300 MHz (abril 1998)


[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

__________________________________________________ ____________


K6-2

K6-3D Chomper

Fecha de presentación: 28-5-1998
Velocidad de reloj: 233-350 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.25 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 101 con enteros y 49 en coma flotante a 333 MHz (mayo 1998)
Principales características: MMX y 3DNow!



K6-3D Chomper Extended

Fecha de presentación: 16-11-1998
Velocidad de reloj: 266-550 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.25 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 121 con enteros y 59 en coma flotante a 400 MHz (noviembre 1998)



K6-2+

Fecha de presentación: 18-4-2000
Velocidad de reloj: 450-570 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.18 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Principales características: Procesador portatil. Es un micro intermedio entre el K6-2 y el K6-III. Extended 3DNow! y PowerNow!


[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

K6-III

Sharptooth

Fecha de presentación: 22-2-1999
Velocidad de reloj: 400 y 450 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.25 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 163 con enteros y 79 en coma flotante a 450 MHz (febrero 1999)



K6-III+

Fecha de presentación: 18-4-2000
Velocidad de reloj: 450-550 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.18 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

__________________________________________________ ____________


Athlon

Pluto

Fecha de presentación: 23-6-1999
Velocidad de reloj: 500-1000 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.25 y 0.18 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 292 con enteros y 168 en coma flotante a 600 MHz (junio 1999)



Thunderbird

Fecha de presentación: 5-6-2000
Velocidad de reloj: 700-1400 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.18 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 554 con enteros y 458 en coma flotante a 1.4 GHz (junio 2001)



[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro con nucleo K7


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip



Duron

Spitfire

Fecha de presentación: 19-6-2000
Velocidad de reloj: 600-950 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.18 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Morgan

Fecha de presentación: 5-6-2000
Velocidad de reloj: 900-1300 MHz
Ancho de bus: 32 bits
Nivel de integración: 0.18 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Applebred

Fecha de presentación: 5-6-2000
Velocidad de reloj: 1.4-1.8 GHz
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip
Athlon XP

Palomino

Fecha de presentación: 9-10-2001
Velocidad de reloj: 1.33 (1500+) - 1.66 (2000+) GHz
Ancho de bus: 32 bits
Nivel de integración: 0.18 y algunas partes en 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Thoroughbred A

Fecha de presentación: 10-6-2002
Velocidad de reloj: 1.4 (1600+) - 1.8 (2200+) GHz
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 738 con enteros y 624 en coma flotante a 1.8 GHz (junio 2002)



Thoroughbred B

Fecha de presentación: 21-8-2002
Velocidad de reloj: 1.4 (1600+) - 2.25 (2800+) GHz
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Barton

Fecha de presentación: 10-2-2003
Velocidad de reloj: 1.83 (2500+) - 2.33 (3300+) GHz
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS
Rendimiento Spec2000: 995 con enteros y 869 en coma flotante a 2.16 GHz (febrero 2003)



Thorton

Fecha de presentación: 9-2003
Velocidad de reloj: 1.66 (2000+) - 2.2 (3100+) GHz
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS




[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip


Para ver las imágenes de los distintos nucleos del Athlon XP y el Duron (K7) podeis visitar [Sólo los usuarios registrados y activos pueden ver los links. ].
__________________________________________________ ____________


Sempron

Thoroughbred B

Fecha de presentación: 28-7-2004
Velocidad de reloj: 1.5 (2200+) - 2 (2800+) GHz
Formato: Socket A
Ancho de bus: 32 bits
Nivel de integración: 0.13
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Paris

Fecha de presentación: 28-7-2004
Velocidad de reloj: 1.8 (3100+)
Formato: Socket 754
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Barton

Fecha de presentación: 17-9-2004
Velocidad de reloj: 2 (2800+) - 2.2 (3300+) GHz
Formato: Socket A
Ancho de bus: 32 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Palermo

Fecha de presentación: 2-2005
Velocidad de reloj: 1.4 (2600+) - 2 (3400+) GHz
Formato: Socket 754 y 939
Ancho de bus: 32 bits
Nivel de integración: 90 nanos
Memoria direccionable: 4 Gbytes
Tecnología: CMOS



Manila

Fecha de presentación: 23-5-2006
Velocidad de reloj: 1.6 (2800+) - 2 (3600+) GHz
Formato: Socket AM2
Ancho de bus: 32 bits
Nivel de integración: 90 nanos
Memoria direccionable: 4 Gbytes
Tecnología: CMOS




[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip en formato socket 754


Athlon 64

ClawHammer

Fecha de presentación: 28-7-2004
Velocidad de reloj: 2-2.6 GHz
Formato: Socket 754 y 939
Ancho de bus: 64 bits
Nivel de integración: 0.13
Memoria direccionable: 64 Tbytes
Tecnología: CMOS
Principales características: Primer procesador de AMD de ambito doméstico de 64 bits.



Newcastle

Fecha de presentación: 2004
Velocidad de reloj: 1.8-2.4 GHz
Formato: Socket 754 y 939
Ancho de bus: 64 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Winchester

Fecha de presentación: 2004
Velocidad de reloj: 1.8-2.2GHz
Formato: Socket 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Venice

Fecha de presentación: 4-4-2005
Velocidad de reloj: 1.8-2.4 GHz
Formato: Socket 754 y 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



San Diego

Fecha de presentación: 15-4-2005
Velocidad de reloj: 2.2-2.8 GHz
Formato: Socket 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Orleans

Fecha de presentación: 23-5-2006
Velocidad de reloj: 2-2.4 GHz
Formato: Socket AM2
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS


Lima

Fecha de presentación: 20-2-2007
Velocidad de reloj: 2-2.4 GHz
Formato: Socket AM2
Ancho de bus: 64 bits
Nivel de integración: 65 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS




[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

Todo sobre los Athlon 64, Sempron, Opteron y sus variantes "Mobile" puede ser consultado [Sólo los usuarios registrados y activos pueden ver los links. ].
__________________________________________________ ____________


Turion 64

Lancaster

Fecha de presentación: 10-3-2005
Velocidad de reloj: 1.6-2.4 GHz
Formato: Socket 754
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Richmond

Fecha de presentación: 1-9-2006
Velocidad de reloj: 2-2.2 GHz
Formato: Socket S1
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

Athlon 64 FX

Sledgehammer

Fecha de presentación: 23-9-2003
Velocidad de reloj: 2.2 y 2.4 GHz
Formato: Socket 940
Ancho de bus: 64 bits
Nivel de integración: 0.13
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Clawhammer

Fecha de presentación: 1-6-2004
Velocidad de reloj: 2.4 y 2.6 GHz
Formato: Socket 754 y 939
Ancho de bus: 64 bits
Nivel de integración: 0.13 micras
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



San Diego

Fecha de presentación: 15-4-2005
Velocidad de reloj: 2.6 y 2.8GHz
Formato: Socket 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Toledo

Fecha de presentación: 10-1-2006
Velocidad de reloj: 2.6 GHz
Formato: Socket 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS
Principales características: Procesador con dos nucleos.



Windsor

Fecha de presentación: 23-5-2006
Velocidad de reloj: 2.8 GHz
Formato: Socket AM2
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip

__________________________________________________ ____________


Athlon 64 X2

Toledo

Fecha de presentación: 21-4-2005
Velocidad de reloj: 2.2 y 2.4 GHz
Formato: Socket 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos.
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Manchester

Fecha de presentación: 1-8-2005
Velocidad de reloj: 2.2-2.4 GHz
Formato: Socket 754 y 939
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Windsor

Fecha de presentación: 23-5-2006
Velocidad de reloj: 2-2.6GHz
Formato: Socket AM2
Ancho de bus: 64 bits
Nivel de integración: 90 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS


Brisbane

Fecha de presentación: 5-12-2006
Velocidad de reloj: 1.9-2.6GHz
Formato: Socket AM2
Ancho de bus: 64 bits
Nivel de integración: 65 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Lógica del micro


[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip
Turion 64 X2

Taylor y Trinidad

Fecha de presentación: 17-5-2006
Velocidad de reloj: 1.6-2 GHz
Formato: Socket S1
Ancho de bus: 64 bits
Nivel de integración: 90 nanos.
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



Tyler

Fecha de presentación: -
Velocidad de reloj: -
Formato: Socket S1
Ancho de bus: 64 bits
Nivel de integración: 65 nanos
Memoria direccionable: 64 Tbytes
Tecnología: CMOS



[Sólo los usuarios registrados y activos pueden ver los links. ]
Imagen del chip